PATENT ABSTRACTS OF JAPAN

(11)Publication number:

10-284601

(43) Date of publication of application: 23.10.1998

(51)Int.CI.

H01L 21/768

H01L 21/28

(21)Application number: 09-102732

YAMAHA CORP

(22)Date of filing:

04.04.1997

(71)Applicant: (72)Inventor:


OMURA MASAYOSHI

(54) WIRING FORMATION

(57)Abstract:

PROBLEM TO BE SOLVED: To improve reliability of wiring in a method for forming the wiring, wherein a connecting hole is filled with an electrically conductive material layer formed of W (tungsten), etc.

SOLUTION: After a desired connecting hole 14S is formed in an interlayer insulating film 14 covering a surface of a semiconductor substrate 10, a contact layer 20 of TiN/Ti, etc., an electrically conductive material layer of W, etc., covering the film 14, and the connecting hole 14S are formed successively. After the electrically conductive layer is made thinner through anisotropic etching until the contact layer 20 is exposed and a part of the electrically conductive layer is left as a plug 22S in the connecting hole 14S, a seam hole V1 for the plug 22S is formed through taper etching so that the size thereof is gradually increase from the bottom toward the open end thereof. After a wiring material layer 24 of an Al alloy, etc., covering the plug 22S is formed, the layer 24 is patterned to form a wiring layer.



LEGAL STATUS

[Date of request for examination]

20.10.2000

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3381550

[Date of registration]

20.12.2002

[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of

rejection

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開發号

特開平10-284601

(43)公開日 平成10年(1998)10月23日

(51) Int.CL*	载则配号	ΡI		
HOIL 21/768		HOIL	21/90	D
21/28			21/28	L

審査請求 未請求 請求項の数2 FD (全8 国)


		料红斑水	本語水 語水塔の数2 FD (全 8 页)			
(21)出顧番号	特顧平9-102732	(71)出順人	000004075			
(22)出題日	平成9年(1997)4月4日	静岡県浜松市中沢町10番1号				
		(72) 発明者	(72) 売明者 大村 昌良 静岡県浜松市中沢町10番 1 号ヤマハ検式会 社内			
		(74)代建人	弁理士 伊沢 教昭			

(54)【発明の名称】 配線形成法

(57)【要約】

【課題】 W (タングステン)等の準電材層で接続孔を 坦める配線形成法において、配線の信頼性を向上させ る。

【解決手段】 半導体基板10の表面を覆う層間能縁膜14亿所望の接続孔14Sを形成した後、膜14及び接続孔14Sを覆ってT1N/T1等の密者層20及びW等の導電材層を順次に形成する。 属方性エッチングにより導電材層を密着層20が露呈するまで薄くして接続孔14S内に導電材層の一部をブラグ22Sとして残した後、テーパーエッチングによりプラグ22Sのシーム孔V1を底部から開口場に向けて徐々にサイズが増大するように加工する。プラグ22Sを覆ってA1合金等の配線材層24を形成した後、層24をパターニングして配線層を形成する。



.

【特許請求の範囲】

【 詰求項 1 】一方の主面に被接続部を有する基板を用意する工程と

1

前記芸板の一方の主面に前記被接続郎を覆って絶縁鎖を 形成する工程と.

前記・移線線に前記被接続部に達する接続孔を形成する工程と.

前記接続孔を埋め且つ前記絶縁順を覆うように導電材層 を形成する工程と、

異方性エッチングにより前記導電材層を薄くして前記接 10 続孔内に前記候接続部につながるように前記導電材層の 一郎をブラグとして残す工程と、

テーパーエッチングにより前記プラグのシーム孔を内部 から開口機に向けて徐ヶにサイズが増大するように加工 する工程と、

前記プラグのシーム孔を加工した後前記絶縁膜及び前記 プラグを覆って配線材層を形成する工程と、

前記配復材層をバターニングして前記プラグにつながる 配額層を形成する工程とを含む配根形成法。

【請求項2】 前記プラグのシーム孔を加工した後前記 20 配簿村層を形成する前に前記絶縁膜及び前記プラグを確って物電性のバリア層を形成する工程を見に含み、前記配簿村層を形成する工程では前記パリア層を確って前記配簿村層を形成し、前記配簿層を形成する工程では前記パリア層及び前記配線層を含む荷層をパターニングして前記配線層を形成することを特徴とする請求項1記載の配簿形成法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】との発明は、▼(タングステン)等の学室村層で接続孔を埋める工程を含む配線形成 法に関し、特に接続孔を埋めるように形成した準電材屋 を異方性エッチングにより薄くして接続孔内にブラグを 形成した後、テーパーエッチングによりプラグのシーム 孔を内部から開口端に向けて徐々にサイズが増大するように加工するととにより高信頼の配線を形成可能とした ものである。

[0002]

【従来の技術】従来、LSI等の半導体装置の配線形成法としては、接続孔を坦めるようにW層を形成した後、エッチバック処理によりW層を薄くして接続孔内にW層の一部をブラグとして残し、ブラグを覆ってAI合金等の配線材屋をリフロー式スパッタ法で形成するものが知られている(例えば、特開平7-115074号公報を照)。図10~12は、この他の従来法を示すものである。

【0003】図10の工程では、半導体基板10の表面 に素子孔12Aを有するフィールド絶縁膜12を形成し た後、素子孔12A内に周知の方法によりMOS型ドラ ンジスタを形成する。図示のMOS型トランジスタは、 ゲート組繰譲Fと、ゲート電極層Gと、サイドスペーサ H.、H.と、不純物濃度が比較的低いソース領域S、 及びドレイン領域D、と、不純物濃度が比較的高いソース領域S及びドレイン領域Dとを償えている。

【0004】次に、素子孔12A内のMOS型トランジスタと絶縁膜12とを覆って酸化シリコン等の層関絶縁膜14をCVD(ケミカル・ペーパー・デポジション)法等により形成する。そして、関知のホトリングラフィ及びドライエッチング処理によりソース領域Sに連する接続孔14Dとを絶縁膜14に形成する。

【0005】次に、接続孔14S、14Dの内部及び絶縁数12を覆ってTI、TiN等からなる密着層20A をスパッタ接等により形成する。密着層20Aは、この 後形成されるW層の密着性を向上させるために設けられるものである。

【0006】との後、窓着層20Aを覆って接続孔14 S、14Dを埋めるようにプランケットCVD法により W層22Aを形成する。

【0007】図11の工程では、エッチバック処理によりW層22Aを薄くして接続孔14S、14D内にW層22Aの算1、第2の部分をそれぞれブラグ14S、14Dとして残す。この場合、エッチバック処理は、メインエッチング及びオーバーエッチングの2ステップで行なう。メインエッチングのステップでは、密音層20Aが窓呈するまでエッチングを行なう。オーバーエッチングのステップでは、図13に示すように絶縁鎖14の凹部等に残存するW層22Aのエッチングを行なう。

(10008)図12の工程では、密着層20A及びブラグ22S、22Dを関ってAI合金等の配線材層24をスパッタ法等により形成する。そして、熱処理により配線材層24をリフローさせて股差部Q、、Q、での破硬性を向上させる。この後、所望の配線パターンに従って配線材層24をパターニングすることによりブラグ22S、22Dにそれぞれつながるソース配複層及びドレイン配線層を形成する。

[0000]

【発明が解決しようとする課題】上記した従来技術によると、図10の工程でW層22Aを堆積する際に、接続孔14S,14Dの内壁へのWの堆積が道むにつれて接続孔14S,14Dの内部への材料ガス(WF,)の供給が制限され、接続孔14S,14Dの内部ではWの堆積速度が遅くなる。そして、接続孔14S、14Dの上部でW層22Aの対向部分が接触して内部を閉じてしまうと、内部にはもはや材料ガスが供給されなくなり、Wの堆積が停止する。この結果、接続孔14S,14D内にはシーム孔V、、V,が形成される。

50 【0010】図10のエッチバック工程では、メインエ

ッチング及びオーバーエッチングのいずれのステップに おいても異方性エッチング条件にてエッチングを行なう のが通例である。いずれのステップでも等方性エッチン グ条件にてエッチングを行なうと、W層22Aが除去さ れてしまい、プラグ228、220を形成できないから

【0011】図13に示すように絶縁膜12の不存在や 配簿層G、~G、の存在により絶縁膜14に凹部が形成 された個所では、異方性のメインエッチングの終了時に として残される。これは、W層22Aが絶縁膜14の凹 部では厚さし、し、として示すように比較的厚く形成 されると共に絶練順14の凸部では厚さし、として示す ように比較的薄く形成されることによるものである。W からなるエッチング残り22a,22bは、配線間の短 絡を招くことがあるので、除去する必要がある。

【0012】そとで、オーバーエッチングのステップで は、エッチング残りの除去を完全に行なうため、異方性 エッチングを過剰気味に行なう。この結果、図11に示 すようにブラグ22S,22Dの上部が削られ、深さk 20 の凹部R、、R、が形成される。また、シーム孔V、、 V. が真思される。さらに、図14に示すような広い接 続孔(又はスクライブ領域)にあっては、絶縁膜 1.4の 凹部側壁にW層22Aの一部が側方にふくちんだ形の被 覆物22cとして残される。

【0013】との後、図12の工程で配線材層24を形 成すると、図12のQ, 、Q, の個所や図14のQ, の 個所で被覆性が悪化する。リフロー式スパッタ法を用い ることで彼疑性を向上させることは可能であるが、シー ム孔V., V. をなくすのは困難である。則の方法とし 30 て、核硬性が良いことで知られるCVD法を用いて配線 材層24を形成しても、シーム孔V.、V,の内径が非 鴬に小さいため、シーム孔Ⅴ。, Ⅴ。内にCVDガスが 入り込むのが困難であり、シーム孔V。,V」を坦め尽 くすととはできない。

【0014】 このようにシーム孔V、、V、がボイドと して残されると、ソース配線層やドレイン配線層がポイ ドに接触することになる。このため、V、, V、等のボ イドを起点としてエレクトロマイグレーション等により 配線層中にボイドが膨脹したり、移動したりして断線を 招くことがあり、配線の信頼性が低下するという問題点 がある。

【0015】との発明の目的は、上記のようなボイドを なくして配線の信頼性を向上させることができる新規な 配線形成法を提供することにある。

[0016]

【課題を解決するための手段】この発明に係る配線形成 法は、一方の主面に被接続部を有する基板を用意する工 程と、前記基板の一方の主面に前記版接続部を覆って絶 縁購を形成する工程と、前記格様膜に前記被接続部に達 50 入処理)により比較的不純物濃度が高いソース領域S及

する接続孔を形成する工程と、前記接続孔を坦め且つ前 記絶権順を疑うように導電材圏を形成する工程と、異方 性エッチングにより前記導電材層を薄くして前記接続孔 内に前記被接続部につながるように前記導電材層の一部 をプラグとして残す工程と、テーパーエッチングにより 前記プラグのシーム孔を内部から関口端に向けて徐々に サイズが増大するように加工する工程と、前記プラグの シーム孔を加工した後前記絶縁膜及び前記プラグを覆っ て配線材層を形成する工程と、前記配線材層をパターニ №暑22Aの複数部分がエッチング残り22a、22b 10 ングして前記ブラグにつながる配線層を形成する工程と を含むものである。

> 【0017】との発明の方法によれば、テーパーエッチ ングによりプラグのシーム孔を底部から関口線に向けて 徐々にサイズが増大するように加工した後、プラグを覆 って配線材圏を形成するようにしたので、加工されたシ ーム孔を坦め尽くすように配復材層を形成することがで きる。従って、シーム孔がボイドとして残されることが なくなり、配線の信頼性を向上させることができる。 【0018】との発明の方法にあっては、プラグのシー

> ム孔を加工した後配線材層を形成する前にプラグを覆っ て導電性のパリア層を形成してもよい。パリア層は、配 級付層を構成するA!等の鉱散を阻止するので、接合り ーク耐性の向上が可能となる。また、パリア層を密着層 としても用いることができ、密君性の向上も可能とな る.

[0019]

【発明の実施の形態】図1~7は、この発明の一実施形 底に係る配線形成法を示すもので、各々の図に対応する 工程(1)~(7)を順次に説明する。

【0020】(1)例えばS」(シリコン)からなる半 導体基板 1 0 の表面に周知の選択酸化法によりSiオキ サイドからなるフィールド絶縁膜12を煮子孔12Aを 有するように形成する。絶縁鎖12の素子孔12A内の 半導体表面に熱酸化法等によりゲート絶縁膜Fを形成し た後、ポリSi層又はポリサイド層(ポリSi層にシリ サイド層を重ねた積層)等を堆積してパターニングする ことによりゲート電極圏Gを形成する。このとき、所望 によりゲート絶縁膜Fをゲート電極層Gと同じパターン でパターニングすることもできる。

【0021】次に、絶縁膜F及び電極層Gの積層と絶縁 膜12とをマスクとする遺訳的な不純物導入処理(例え はイオン注入処理) により比較的不純物濃度が低いソー ス領域S、及びドレイン領域D、を形成する。そして、 Siオキサイド等のサイドスペーサ村を基板上面に堆積 してエッチバック処理を行なうことによりゲート電極層 Gの両側のサイドスペーサH、、 H。を形成する。

【0022】との後、絶縁膜F、電極層G及びサイドス ペーサH、、H。を含むゲート部GPと絶縁膜12とを マスクとする選択的な不純物導入処理(例えばイオン注 びドレイン領域Dを形成する。

【0023】(2) 煮子孔12A内のMOS型トランジ スタと絶縁膜12とを覆ってPSG(リンケイ酸ガラ ス)及びBPSG (ボロン・リンケイ酸ガラス)を順次 に堆積して0.8 mm程度の厚さを有する層間絶縁膜1 4を形成する。そして、周知のホトリソグラフィ及びド ライエッチング処理により絶縁膜14に0.45μm程 度の直径を有するソース接続孔145及びドレイン接続 孔14Dをそれぞれソース領域S及びドレイン領域Dに 達するように形成する。

【0024】(3)接続孔14S、14Dの内部及び絡 縁購 1 2 を覆ってTiN、TiON、Ti等を含む密苷 層20をスパッタ法又はCVD法等により形成する。-例として、密着層20は、5~50(好ましくは20) nmの厚さのTi膜16を維積した後、Ti膜16の上 に50~200 (好ましくは100) nmの厚さのT: N購18を堆積して形成する。T:N購18の代りにT ・ON膜を用いてもよい。

【0025】Ti膜16は、スパッタ法により維積する ことができ、成膜条件は、一例として、

基板温度:150℃

Ar流置:30sccm

圧力:3mTorr

スパッタリングパワー: 1150W

とすることができる。

【0026】Ti膜16の堆積には、コリメートスパッ タ法又はロングスロースパッタ法を用いるのが好まし い。このような方法を用いると、微細な接続孔の底部で 十分なT!順厚を得ることができる。また、CVD法を 用いれば理想的な被覆性を持ったTi 膜を形成可能であ 30 ガス流量:SF。ZA r = $3.0 \sim 1.4.0 Z$ 4.0 $\sim 1.4.0$

【0027】密着層20の材料としては、上記したもの に限らず、TiW等の高融点金属の合金、金属シリサイ ド、金属シリサイドとTiN等の金属窒化物との積層、 高融点金属とその窒化物(又はホウ化物)との積層等を 用いてもよい。

【0028】密着層20を形成した後、密者層20の耐 熱性及びバリア性を向上させるために、N、雰囲気中で 500~800℃の基板温度にて10~60秒間の高速 熱処理(ランプアニールのようなRapid Thermal Anneal 40 【RTA】処理)を行なってもよい。

【0029】(4)接続孔14S, 14Dの内部及び密 岩層20を硬ってW等のプラグ材料からなる導電材度2 2をCVD法で形成する。 導端材層22の厚さは、接続 孔14S、14Dが導弯村で坦まるように盗択される。 すなわち、坦めたい接続孔の直径の1/2以上の膜厚が 選定され、一例として100~800 (好ましくは40 0~600) n mが選定される。 導電村圏22の厚さが 薄いほど成膜装置の負荷が少なくて済む。

【0030】衛電材層22の材料としては、WF、等の 50 残りを完全に除去するように等方性エッチング条件にて

蒸気圧の高い化合物を持つ金属程が選択される。一例と してWをCVD注により堆積する場合、成膜条件は、

ガス流登:WF。/H。/Ar=40/400/225 Oscem

圧力: 10 kPa

とすることができる。

基板温度:450℃

【0031】他の金属材料としては、例えばMo、T a. Ti、Ni、Cu、Pt等の低源点・高葉気圧の化 10 台物ガスが存在する金属であればWと同様に利用可能で ある。ここに例示した金属の原料ガスとしては、MoF 。 [成膜温度Td=400~800℃]、TaF。 [T d=600~1000℃], TiCl, [Td=350 ~600°C]. N: (CO), [Td=100~300 C]. Pt (CO), C1, [Td=200~600 ℃] 等が知られている。

【0032】導電材層22を形成する際には、前途した ように接続孔14S,14D内にシーム孔V,、V,が 形成される。

20 【0033】(5) エッチバック処理により導電村座2 2を薄くして接続孔14A、14B内に導電材層22の 第1及び第2の部分をそれぞれプラグ22S及び22D として残す。エッチバック処理は、メインエッチング及 びオーバーエッチングの2ステップで行なう。

【0034】メインエッチングのステップでは、密着層 20が露呈するまで導電村層22を異方性エッチング条 件にてドライエッチングする。このときのドライエッチ ングをRIE (反応性イオンエッチング) 法で行なう場 台、エッチング条件は、一側として、

(好ましくは110/90) sccm

高周波パワー: 450W

圧力:32Pa

とすることができる。

【0035】Wのエッチング終点の検出は、F: の発光 強度(波長704mm)をモニターし、F゚ の発光強度 が増大してくる所(発光強度の微分が大きくなる時点) を検出することにより行なうことができる。

【0036】なお、メインエッチングは、絶縁膜14上 で密着層20が除去されて絶縁膜14が餌量するまで行 なうようにしてもよい。

【0.037】メインエッチングの後、同じエッチング装 置(又は別のエッチング装置)にてオーバーエッチング を行なう。オーバーエッチングのステップでは、V、、 Vょ等の各シーム孔をその直径が底部から開口機に向け て徐々に増大するように加工する(各シーム孔の側壁領 斜角が90°より小さくなる(いわゆる順テーバー状と なる)ように各シーム孔にテーパーエッチングを餡す) と共に図13の22a.22hのようなWのエッチング

7

ドライエッチングを行なう。

【0038】エッチング時間を短縮するため、オーバー エッチングをメインエッチングと同じエッチング装置内 でエッチング条件を変更して行なうのが好ましい。エッ チング条件は、一例として、

ガス流費: SF, /Ar/O, =50~180/0~9 0/0~50 (好ましくは140/0/5) sccm 高周波パワー: 200W

圧力:27Pa

とすることができる。ここで、O。ガスを添加したのは、シーム孔を順テーパ状に加工しやすくするためである。O。ガスに代えて、酸素の供給源となりうるH。O。O。(オゾン)等のガスを用いてもよい。

【0039】オーバーエッチングの結果、V、、V、等のシーム孔は、図5に示すように底部から関口端に向けてサイズが増大し、この後形成される配線材層で埋め尽くすのが容易となる。

【0040】(6)接続孔14S,14D内のプラグ2 2S.22D及び密封層20の無量部を覆って配線材層 24をスパッタ法又はCVD法等により形成し、必要に 20 応じて配線材層24がシーム孔V、、V、を十分埋める ようにリフロー処理を行なう。

【0041】配簿材圏24としては、A1圏又はA1 – Si 、A1 – Si – Cu 等のA1 台金層をスパッタ法で 100 \sim 100 0 (好ましくは500) nmの厚さに形 成することができる。このときの成蹊条件は、一例として

基板温度:200℃

Ar流費:33sccm

圧力:2mTorr

スパッタリングパワー:9000w

とすることができる。このようにして暑24を形成した 銭、暑24を有する基板10を400~550℃に加熱 して暑24をリプローさせることによりシーム孔V。 V。を風24で十分に坦める。この場合、接続孔14 S、14Dから離れた平坦状部分では、層24が流動し ても膜厚の変化はない。

【0042】層24のスパッタ時にコリメートスパッタ 法又はロングスロースパッタ法を用いると、機械なプラ グのシーム孔の底部でも十分な初期騰厚が得られるの で、一層平易なリフロー条件で孔坦めを行なえる。

【0043】配線材層24としては、A1又はA1合金 層の代りに、Cu又はCu合金(Cu-Cr, Cu-2 r、Cu-Pd等)を用いてもよく、この場合にはスパッタリング時のターゲットをCu又はCu合金に置き換えるだけである。

【0044】シーム孔V、、V、を埋めるのに好適な成 膜方法としては、上記したリフロースパッタ法の代り に、PVD(フィジカル・ベーパー・デポジション)法 又はCVD法を用いてもよい。 【0045】PVD法を用いる場合。独立のリプロー工程なしに成績と孔坦めとを同時的に達成可能である。例えば、高温スパッタ技を用いる場合。配線材度24を構成するA!又はA!合金をスパッタリングしながら基板10を加熱していき、最終的に基板温度が400~550℃になるまで加熱するととで成績と孔坦めとを一気に達成できる。

【0046】また、CVD注を用いる場合、接続孔の做細化に対応して散細なブラグのシーム孔を容易に埋め込める利点がある。例えば、ジメチル・アルミニウム・ハイドライド(DMAH)等のガスとH、ガス(キャリでガス)とを用いて基板温度100~250℃、ガスをかったる。この場合、基板温度を低く設定すると、成膜されたA1層(層24)がリプローしないため、被債性はコンフォーマルとなる。そこで、成膜段にA1層(層24)を真空中又は不活性ガス中で加熱してリフローさせることによりシーム孔を埋め尽くした形のA1層(層24)を得ることができる。

【10047】また、下地に対して選択的な成長条件を選定することでプラグ225、22D上にのみ金属層を成長させてシーム孔V、、V、を坦めることも可能である。

【10048】上記したようにブラグ22S、22D及び 密若層20を直接的に接って配線材層24を形成する代りに、ブラグ22S、22D及び密若層20を直接的に 確って溥電性のバリア層23を形成した後、バリア層23の上に配線材層24を形成するようにしてもよい。 このようにすると、配線材層24を構成するA1等の拡散 をバリア層23で阻止することができるので、接合リーク耐性の向上が可能となる。また、バリア層23は、CVD法で配線材層24を形成するときに密若層としても 働く。従って、信頼性を一層向上させることができる。 【10049】バリア層23は、前述した密若層20と同様にしてT1層及びT1N層(又はTiON層)を順次にスパッタ法等で堆積することにより形成するととができる。

【0050】バリア圏23の材料としては、上記したものに限らず、TiW等の高融点金属の合金、金属シリサ 4FとTiN等の金属造化物との領圏、高融点金属ともの監化物(又はホウ化物)との領層等を用いてもよい。

【0051】パリア暦23を形成した後、パリア暦23 の耐熱性及びパリア性を向上させるために、N. 雰囲気 中で500~800℃の基板温度にて10~60秒間の 高速熱処理 (RTA処理)を行なってもよい。

【9952】バリア圏23を形成したか否かに関係な く、配線材圏24の上には、導電性のキャップ圏26を 形成してもよい。キャップ圏26は、例えば7nm程度 50 のTi圏及び40nm程度のTiN層を順次に堆積する

ことにより形成することができる。キャップ層26に は、ホトリングラフィ処理時に光反射を防止したり、配 線付層24の酸化を防止したり、配線付層24からのA 1等の拡散を阻止したりする作用がある。

【0053】(7) 週知のホトリングラフィ及びドライ エッチング処理により配線材圏24をパターニングして 層24の第1及び第2の部分24S及び24Dをそれぞ れプラグ22S及び22Dにつなかるように残存させ る。パリア層23及び/又はキャップ層26を形成した ときは、いずれの囲も配線村屋24と共にパターニング 10 して層23の第1及び第2の部分235及び230及び /又は暦26の第1及び第2の部分26S及び26Dを

【0054】ブラグ228につながるソース配線層28 Sは、配線材層24の残存部分24Sを含み、パリア層 23及び/又はキャップ層26を形成したときは層23 の残存部分235及び/又は層26の残存部分2656 含む。ブラグ22Dにつながるドレイン配復層28D は、配線材層24の残存部分24Dを含み、バリア層2 3及び/又はキャップ層26を形成したときは層23の 20 残存部分23D及び/又は層26の残存部分26Dも含

【0055】上記した実施形態では、ソース領域S及び ドレイン領域Dにそれぞれつながる配象圏28S及び2 8 Dを形成したが、図2~7の工程を応用することで2 85.28Dのような配線層につながる上層配線を形成 可能である。

【0056】上記した実施形態では、図5の工程におい てVi.Vi等のシーム孔を全体的に順テーパー状に加 工したが、図9においてシーム孔V。について例示する 30 ようにシーム孔の上部のみ順テーパー状に加工するよう にしてもよい。すなわち、シーム孔V。を底部と閉口端 との中間の位置を境にして上部及び下部に分け、底部ま での深されを有する下部では底部近傍を除きほぼ一定の 直径

位径

を有する

と共に下部から

関口端に至る上部では

直径 程がdから関□端に向けて徐々に増大するようにシーム 孔V、を加工してもよい。

【0057】図9のプラグ辯造にあっては、シーム孔V 、を有するプラグ22S上に形成したA!台金等の配線 材層(図6の24に対応)をリフローさせてシーム孔V 、を埋め込む場合、h/dが1.0以下であればリフロ ーした配線材でシーム孔V。の下部を坦込むことができ る。また、A1合金等の配線材圏(図6の24に対応) をMOCVD(Metalorgamic CVD) 法で形成する場合 は、h/dがおおよそ2、0であってもシーム孔V、の 下部を配線層で埋込むことができる。

【0058】上記したこの発明の実施形態によれば、次 のような作用効果が得られる。

【0059】(イ)図6に示したように加工されたシー ム孔V、、V。を坦め尽くすように配線材層24を形成 50 続孔形成工程を示す基板断面図である。

することができるので、シーム孔V。、V,がボイドと して残されることがなくなると共に配線材産24の独理 性が向上する。従って、配線の信頼性が大幅に向上す

10

【0060】(ロ)図8に示すような広い接続孔(又は スクライブ領域)にあっては、絶縁膜14の凹部側壁に 導電村層22の一部が等方性のオーバーエッチングによ り滑らかな凹面状の表面を持つスムージング膜22aと して残されるので、配線村層24の接覆性が向上する。 【0061】(ハ)等方性のオーバーエッチングは、鼻 方性のオーバーエッチングに比べて図13で22a, 2 2 b として示したようなエッチング残りの除去が容易で ある。すなわち、等方性のオーバーエッチングでは、縦 方向のみならず債方向にもエッチングが進行するため、 **具方性のオーバーエッチングでは除去困難なエッチング** 残りも短時間で除去可能である。従って、オーバーエッ チング時間の短縮が可能であり、スループットの向上に より製造コストの低減が可能となる。

【0062】(ニ)オーバーエッチング時間が短縮され ると 図5に示したフラグ22S、22Dの膜域り畳が 低減されるため、配線材層24の被覆性が向上する。 【0063】(ホ)A!合金等の配線付厘24は、W等 の導電材層22に比べて抵抗率が小さい。従って、図1 2に示したように接続孔の大部分をWブラグで埋める場 台に比べて図6に示したように接続孔を層22の導電材 と層24の配線材との綺層で埋める場合の方がブラグ全 体の抵抗を低下させることができる。その上、図6に示 したプラグ構造では、図12に示したようなシーム孔V 、V」がボイドとして残されていないので、プラグ全 体の抵抗を一層低下させることができる。従って、配根 抵抗が低い高性能しSIを実現可能となる。

[0084]

【発明の効果】以上のように、この発明によれば、接続 孔を埋めるように形成した導電材圏を異方性エッチング により薄くして쉻繞孔内にプラグを形成した後、テーパ ーエッチングによりプラグのシーム孔を内部から開口過 に向けて徐々にサイズが増大するように加工して接続孔 を埋め尽くすように配線村層を形成可能としたので、ブ ラグにボイドを生ずることなく配線層を形成することが、 でき、高信頼で低抵抗の配線を低コストで実現できる効 果が得られる。

【0065】また、プラグのシーム孔を加工した後配線 材層を形成する前に導電性のパリア層を形成すると、接 台リーク耐性や密着性の向上が可能となり、配線の信頼 性が一層向上する効果もある。

【図面の簡単な説明】

【図1】 この発明の一実施形態に係る配線形成法にお けるトランジスタ形成工程を示す基板断面図である。

【図2】 図1の工程に続く屋間絶縁膜形成工程及び接

11

【図3】 図2の工程に続く密着層形成工程を示す基板 断面図である。

【図4】 図3の工程に続く導尾材層形成工程を示す基 板断面図である。

【図5】 図4の工程に続くエッチバック工程を示す基 複断面図である。

【図6】 図5の工程に続く配線材層形成工程を示す基 板断面図である。

【図7】 図6の工程に続く配線パターニング工程を示す差板筋面図である。

【図8】 図6の工程における広い接続孔(又はスクライブ領域)を示す基板筋面図である。

【図9】 シーム孔加工の変形例を示す断面図である。

【図10】 従来の配線形成法における導電材層形成工程を示す基板断面図である。

*【図11】 図10の工程に続くエッチバック工程を示す基板筋面図である。

【図12】 図11の工程に続く配線付層形成工程を示す基板断面図である。

【図13】 図11の工程におけるエッチング状況を示す基板断面図である。

【図14】 図12の工程における広い接続孔(又はスクライブ領域)を示す基板断面図である。

【符号の説明】

10 10:半導体基板、12:フィールド絶縁膜、14:屋 間絶繰膜、16:Ti層、18:TiN層、20:密苷 層、22:導電村層、225,22D:プラグ、23: パリア層、24:配積材層、26:キャップ層、28 S、28D:配線層。